Leiterbahnen
Kupferauflage von Leiterbahnen
| Basiskupfer | Nenn- (End) Kupferstärke | Kupferaufbau (DK + LBA) | Gesamt Cu auf Oberfläche |
| 5 µm | 30 µm | 24 - 42 µm | 29 - 47 µm |
| 12 µm | 35 µm | 25 - 42 µm | 37 - 54 µm |
| 18 µm | 35 µm | 25 - 42 µm | 43 - 60 µm |
| 35 µm | 70 µm | 25 - 42 µm | 60 - 77 µm |
| 70 µm | 105 µm | 25 - 42 µm | 95 - 112 µm |
Die tatsächliche Schichtverteilung auf den Leiterbahnen ist stark vom Design der Leiterplatte abhängig (Leiterbahndichte, -verteilung und -breiten).
minimale Leiterbahnbreiten in Bezug mit der Kupferauflage
| Kupferauflage (Ausgangsstärke) | Kupferauflage (Endstärke) | Leiterplattenausführung | minimale Leiterbahnbreite |
| 5 µm | 30 µm | durchkontaktiert | 70 µm (3,5 mil) |
| 12 µm | 42 µm | durchkontaktiert | 90 µm (4,7 mil) |
| 18 µm (Standard bei DK) | 48 µm | durchkontaktiert | 120 µm (6 mil) |
| 35 µm | 65 µm | durchkontaktiert | 200 µm (8 mil) |
| 35 µm (Standard bei NDK) | 35 µm | nicht durchkontaktiert | 200 µm (8 mil) |
| 70 µm | 100 µm | durchkontaktiert | 300 µm (12 mil) |
| 70 µm | 70 µm | nicht durchkontaktiert | 300 µm (12 mil) |
Für die Leiterbahnabstände sind die gleichen Werte ausschlaggebend, jedoch sind die unten aufgeführten elektrischen Mindestabstände zu beachten!
minimale Leiterbahnabstände nach IPC 2221
| angelegte Spannung (DC oder AC Peak) |
interne Leiterbahnen bei Multilayer |
externe Leiterbahnen mit Lötstoplack abgedeckt |
| 0 - 30 V | > 500 V | 50 µm (2 mil) |
| 31 - 100 V | 100 µm (4 mil) | 130 µm (5 mil) |
| 101 - 300 V | 200 µm (8 mil) | 400 µm (16 mil) |
| 301 - 500 V | 250 µm (10 mil) | 800 µm (32 mil) |
| > 500 V | 2,54 µm/V (0,1 mil/V) | 3,05 µm/V (0,12 mil/V) |
In der IPC-Norm 2221 sind die minimalen Leiterbahnabstände in Bezug auf die geführten Spannungen festgelegt. Die Mindestabstände aus der Tabelle oben sind jedoch zu beachten!
Strombelastbarkeit von Leiterbahnen
In dem nachfolgendem Diagramm kann in etwa die Strombelastbarkeit von Leiterbahnen entnommen werden. Voraussetzung ist allerdings, das folgende Punkte beachtet werden:
- Es wurden normale Designs angenommen (kleine Leiterbahnfläche, große Leiterplattenfläche).
- Bei Leiterplattenstärken < 0,8 mm oder Kupferauflagen > 105 µm sollte der max. Strom um etwa 15 % verringert werden.
- Die Erwärmung der Baugruppe durch die Bauteile wurde nicht berücksichtigt.


